注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

《数字调制解调器的MATLAB与FPGA实现》-勘误表  

2014-09-29 12:11:24|  分类: 调制解调技术 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
        请广大读者将阅读本书过程中发现的问题,以邮件发给我(duyongcn@sina.cn),或直接通过评论声明,我将在这里整理发布。感谢广大读者的支持!祝大家学习愉快!            ——杜勇


《数字调制解调器的MATLAB与FPGA实现》-勘误表 - 杜勇 - 构建数字通信技术理论与实践之间的桥梁
 
       说明:上图为nfshenling2009@qq.com同学通过邮件发给我的本书的勘误表(紫色文字为我添加的说明)。从中可以看出nfshenling2009@qq.com同学细致而认真阅读过程。现将其在博客中全文发布出来,一方面是感谢nfshenling2009@qq.com同学提出的宝贵建议,另一方面也提醒我在书籍出版前需要进行更加严谨而细致的校对。目前我正在编写该书的Altera/Verilog版,在新书中将会一一对发现的问题进行校对更改。 ——杜勇 2014.11.6

第2章:
1)P75:图2-16中的右下角图形标题“SNR-10dB的正弦信号”改为“SNR=10dB的正弦信号”;(2014.12.8)

第6章:
1)P225:“带通滤波器lpf112 587<214、带通滤波器lpf211 271<214、低通滤波器为lpf26 663<215” ; 
 原为“214”、“214”、“215”。
2)P228:“(12 587<16 384=214、26 663<32 768=215)” :原为(12 587<16 384=214、26 663<32 768=215)
3)P234:“差分编码、串/并变换、延时4个载波信号周期,以及加法运算单元” :  原为“差分编码、串/并变换、延时、4个载波信号,以及加法运算单元
4):关于载波锁相环参数设计的说明
         假设Wn为环路固有角频率,单位为rad/s;Dw为环路快捕带宽(单位为Hz);e为阻尼系数,无量纲;Bi为中频信号带宽,单位为Hz;(S/N)i为输入信噪比;(S/N)L为环路信噪比。
         对于式:Wn=Dw/(2e)来讲,如果Dw=100KHz,则                        Wn=100KHz/2/0.707(Hz)=100000/2/0.707*2*pi(rad/s)=444355.4(rad/s)=70.72kHz
       对于式:Wn=8*e*[(S/N)i/(S/N)L]*Bi来讲,如果(S/N)i=(S/N)L,Bi=1.17MHz,则
        Wn=8*0.707*1.17*10^6(rad/s)=6617.5*10^3(rad/s)=1053.2kHz
        书中,式(6-54)计算环路滤波器系数时,Wn的单位为(rad/s)。
        在例6-8、6-9中,以及类似计算载波锁相环路参数的实例中,计算环路滤波器系数时,Wn的单位使用的是(Hz),是不对的。对于例6-8来讲,计算环路滤波器的Matlab程序中,将Wn的单位当成Hz,比如为150K,实际上是150000(rad/s)=23.87kHz。根据Wn=Dw/(2e),可计算出此时的快捕带实际为23.87K*2*0.707=33.75kHz。
      本书后续章节中,注意计算Wn时,直接是rad/s的单位。
      关于载波锁相环参数的详细设计原理及方法,请参见《数字通信同步技术的MATLAB与FPGA实现》一书。
5)P204:第2段中“花一翻工夫才行”修改为“花一翻夫才行”。
 
第7章:
1) P287: %dqpsk调制数据2比特量化后,写入Dqpsk_bit.txt文件中:原为“8”
2) P291 7-16  相对码转绝对码程序综合后的RTL原理图  原为:差分解码器
3)    P293:     u5: mult15_15 port map(clk,di_lpf, sine,mult_i);    u6: mult15_15 port map(clk,dq_lpf,cosine,mult_q);    
      --同相、正交支路合成,输出DQPSK信号
        process(rst,clk)
        variable c: std_logic_vector(29 downto 0);
       原为:
                       u5: mult13_13 port map(clk,di_lpf, sine,mult_i);     u6: mult13_13 port map(clk,dq_lpf,cosine,mult_q);

                       --同相、正交支路合成,输出DQPSK信号

                        process(rst,clk)

                        variable c: std_logic_vector(25 downto 0);

4)P327:DQPSK的双比特差分编解码稍为增加了一点难度 原为:
           DQPSK的双经特差分编解码稍为增加了一点难度
5)P311: 第3段。将(1+a)/Rs=fs修改为(1+a)/fs=fs;将f=(1+a)FB修改为f=(1+a)fs;(2014.12.10)
6)P320: 编码程序中的地址累加代码修改为din=00时addr=addr+1;din=01时addr=addr-1(或+7);din=10时
     addr=addr+3;din=11时addr=addr-3(或+5)。 (2014.12.24)
    注:此勘误是nfshenling2009@qq.com读者朋友发现的,在此表示感谢!
7)  p318: 倒数第2段中,式(7-21)修改为 式(7-24)  (2014.12.24)
8)    公式的7-11式中写的是4*阻尼系数,应该为4*阻尼系数的平方(2016.3.31)
       此勘误是wuxuangle 发现的,在此表示感谢。
9)P285: 倒数第2段第6行:将“并通过与发射端相同的成形滤波器(匹配滤波器)”改为“并通过低通滤波器”(2014.12.12)

第8章:
1) P375: 8.6.4标题下第一段第3行,将“对模1处理后的数据乘以2倍”改为“对模1处理的数据乘以2倍”。

第9章:
1) P387: 最后一段第3行“在所有人r次”修改为“在所有r次”。
  评论这张
 
阅读(329)| 评论(6)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017