注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

《数字滤波器的MATAB与FPGA实现》-分布式算法VHDL程序  

2015-01-03 12:21:11|  分类: 数字滤波技术 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
513940010@qq.com
E4_9_FirDistributed:
----下段vhdl代码中是不是有错呢老师,求指导。。。。
在“CountSum=0”这句是不是该写成“CountSum=12

PFilter:process(rst,clk)
   variable sum:std_logic_vector(28 downto 0);
variable span:std_logic_vector(26 downto 0);
begin
if rst='0' then 
   sum := (others=>'0');
span := (others=>'0');
shift <= (others=>'0');
Yout <= (others=>'0');
elsif rising_edge(clk) then
--数据加0,实现符号位扩展
span := rom_qspo+zeros27;
--左移数据,相当于乘以2的count次幂
shift <= shl(span,CountSum);
--数据累加,输出滤波数据,此处输出累加果的时刻,可根据仿真
--数据的时序关系确定。
   if CountSum=0 then                                                         ------------------------这句不是太懂
sum := sum-shift;  --补码数据,最高位权值取反
   Yout<=sum;         --输出滤波数据
sum:=(others=>'0');--累加器清零
else
   sum :=sum+shift;
end if;
end if;
end process PFilter;


duyong
回复:
您好!
 程序中的“ --4位13进制计数器,计数周期为13,为输入数据速率。该段代码中计数器的延时操作
  --是这段程序的难点,需要精确计算或通过仿真得出存储器地址计数器,以及累加器
  --计数器相对于count的时延”
 您可以先运行一下书中光盘的程序,查看仿真结果是否正确;
 而后根据Modelsim波形查看CoutSum计数器的判决时刻。
祝愉快!

  评论这张
 
阅读(82)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017