注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

连载— 一阶锁相环的FPGA实现  

2015-11-25 22:46:54|  分类: 锁相环技术 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
   在连续出版《数字滤波器的MATLAB与FPGA实现》、《数字通信同步技术的MATLAB与FPGA实现》、《数字调制解调技术的MATLAB与FPGA实现》系列图书后,得到广大读者的积极支持和响应。其中读者交流最多的是锁相环技术问题。在大家的支持下,近期正撰写《锁相环技术原理及FPGA实现》一书,力图全面、详细分析讨论锁相环技术的原理及FPGA实现方法,尤其对其工作机理、难以理解的概念、不易解释的现象,以及FPGA设计细节全面展示出来。

  在出版之前,为感谢广大读者的支持,特开设专栏,依次将本书第4章的初稿公开发布来出,便于大家学习和交流,并请对本书内容提供建议,便于在后续写作过程中对本书进行完善。

  本书预计2016年上半年出版,敬请关注!

        连载计划:2015.11.25开始,直至连载完本章全部内容。

 

第4章 一阶锁相环的FPGA实现(2015.11.25)

4.1 一阶环的数字化模型(2015.11.26)

4.1.1 工程实例需求

例4-1:一阶锁相环的FPGA设计

4.1.2 数字鉴相器(2015.11.27)

4.1.3 数控振荡器(2015.11.28)

4.1.4 计算环路增益(2015.11.29)

4.2 数字鉴相滤波器设计(2015.11.30)

4.2.1 FIR与IIR滤波器

4.2.2 MATLAB滤波器函数(2015.12.1)

4.2.3 FIR滤波器的MATLAB设计(2015.12.2)

4.2.4 量化滤波器系数(2015.12.3)

4.3 Verilog HDL代码风格(2015.12.4)

4.3.1 文件接口声明

4.3.2 变量的命名方式

4.3.3 模块对齐方式

4.3.4 阻塞赋值和非阻塞赋值

4.3.5 注释语句

4.4 一阶环的Verilog HDL设计(2015.12.5)

4.4.1 新建FPGA工程

4.4.2 数字乘法器设计

4.4.3 低通滤波器设计(2015.12.6)

4.4.4 数控振荡器设计

4.4.5 顶层文件设计

4.5 一阶环的ModelSim仿真测试(2015.12.7)

4.5.1 MATLAB生成测试数据

4.5.2 编写测试激励文件

4.5.3 环路为什么不能锁定

4.5.4 继续仿真分析环路性能

4.6 小结——科学的方法(2015.12.7)

 

返回作品读者交流区
        返回到我的作品目录

  评论这张
 
阅读(89)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017