注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

锁相环输入信号调制频率  

2016-01-16 20:06:43|  分类: 通信同步技术 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |


发件人:venustotem venustotem@163.com
日期:2016年01月13日 23点07分
杜老师:
您好!
位定时电路采用的是早迟门,我把您程序中clk4由32MHz改为128MHz,8分频变为32分频,其他没变,应该没什么问题吧?
另外,我在您《数字通信同步技术的Matlab与FPGA实现》第3.4.2节看到这样一段:根据闭环频率响应的低通特性可知,只要输入信号的相位调制频率w低于环路自然角频率wn,那么环路就可以良好地传递相位调制,本地压控振荡器的输出相位就可以良好地跟踪输入相位的变化,且环路的误差很小;而当相位调制频率w远高于环路自然角频率wn时,环路就不能传递相位调制,压控振荡器的输出相位就不能再跟踪输入相位的变化。此时,环路的误差相位几乎与输入相位一样不断变化。不知道这里的相位调制频率w是不是DQPSK信号载波频率?因为我是将70MHz信号直接送入costas环的,不知道和这有没有关系?
谢谢!

 

回复:

您好!
1)只要理解了位同步工作原理,你的问题就自然能够找到答案了。你可以仿真测试一下即可知。
2)相位调制频率w当然不是DQPSK信号载波频率。比如说,对于一个模拟相位调制信号,w指的是这个原始待调制信号的最大频率。你可参考文献中列出的《锁相技术》参考书。关于这个问题,我会在新书,《锁相环技术原理及FPGA实现》中通过实例仿真,进一步详细说明。
祝愉快!

返回作品读者交流区
返回到我的作品目录

  评论这张
 
阅读(51)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017