注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

锁相环BL参数及环路滤波器参数问题  

2016-11-08 20:24:40|  分类: 数字滤波技术 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
杜老师您好!
请教两个问题,是关于《数字滤波器的MATLAB与FPGA实现》书上的:
一. P329及P330锁相环部分,公式中BL(L是下标)的值是如何确定的?

二. P333及P334部分,PD_LoopFilter程序:
 if c="1100" then
     sum <= sum + PD(27 downto 10);
程序这么写,是16个clk周期作一次累加吗? 不应该是每个clk周期都累加吗?

回复:
1) BL的值与环路的其它参数是相互关联的,请查阅书中对实例参数的设计方法,根据工程设计需求,快捕带、输入信噪比参数,再由公式直接计算即可。
2)环路滤波器的累加频率,反映的是DDS频率字更新周期,这个参数与环路总增益值有关,也与环路快报捕带等参数相互关联。有关这个参数的设计方法,我在《锁相环技术原理及FPGA实现》一书中有更为详细的仿真测试说明。
祝愉快!
杜勇。
  评论这张
 
阅读(40)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017