注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

周问题回复:20171113~20171119  

2017-11-20 09:50:52|  分类: 周问题回复 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
fccmcu@163.com
杜老师,您好!我是您的忠实读者,购买了您的全套通信书籍,其中调制与解调(altera verilog)因随书光盘损坏,如附件图片所示。因购买时间有一个月了,之前没拷贝出来,冒昧麻烦您再发份电子的到我邮箱,万分感谢!
A:
http://duyongcn.blog.163.com/blog/static/213954132201563101033953/

569582860@qq.com
  杜老师您好,我是一个初学FPGA的学生,我叫余凡。因为需要做一个基于FPGA的数字滤波器所以购买并阅读您的《数字滤波器的MATLAB与FPGA实现》,由于需要把程序写到开发板里完成硬件滤波,但是实际操作中遇到如下麻烦不知如何解决。
    在FIR并行结构的FPGA实现中,原程序中的输入和输出数据XIN,Yout的引脚有41个(如下图),但是没配置引脚的脚本,这个怎么在PIN planner里面设置呢?如果外接引脚这么多也会给接下来的数据处理造成很大的麻烦,所以想请教您,实际操作中是怎么完成引脚配置的。
   谢谢老师啦。
A:
这个?关于引脚约束的使用方法我就不直接讲了,网上随意搜索都可以找到解决方法的。程序中输入输出引脚过多,工程中可以采用截止处理。为便于大学学习,已推出xilinx/vhdl版配套书籍的开发板。详情可查看今年9月出版的系列通信图书的xilinx/vhdl版(http://duyongcn.blog.163.com/blog/static/213954132201421485816435/)。祝学习愉快!
  评论这张
 
阅读(30)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018