注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

周问题回复:20170501-20170507  

2017-05-06 08:47:39|  分类: 周问题回复 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

2280815855@qq.com 

杜老师:

        您好,近段时间我研读了您的《数字滤波器的MATLAB与FPGA实现(第2版)》,您的这本书写的很好。我受益匪浅。

可能是出版的原因,我发现了书上一处可能的错误,详情请见P104.

y(n)=***x(k)h(n-k)=x(n)*h(n)修改为:y(n)=***x(n-k)h(k)=x(n)*h(n)

回复:你好!你的理解是正确的,感谢指出的勘误。我会在勘误表中发布。 祝愉快!杜勇。


cong1255056534@163.com

杜老师你好,我在阅读《数字通信同步技术的MATLAB与FPGA实现》时,发现光盘给出的代码第七章中程序运行仿真后只能显示rst clk Bit_Sync这几个信号波形 添加其他的信号查看时,信号后出现“No Data”,不能显示波形!请问这是什么原因?该如何解决?

回复:你好!可先尝试运行其他程序,查看仿真波形情况,确认软件环境正确。出现NO DATA信息,可能是变量在仿真测试文件中没有初始化等原因。建议查看阅读FPGA工具ISE/QUARTUS/MODELSIM相关书籍,熟练应用这些工具,可加速学习进度。祝愉快!  杜勇。


lwm184878893@tom.com

你好:  
    非常高兴,能有机会拜读前辈的大作《数字调制解调技术 。。ALTER VERILOG》,在7.1.3我看了,我也做了VERILOG的,希望有能机会参考前辈写的verilog(alter),因为书中只做了仿真,要是有alter verilog那就更好,不知道前辈有吗?如果有,真希望有机会拜读一下,谢谢!
best  regards!

发自TOM邮箱

回复:你好!7.1.3讲的是dpsk调制解调,本章后续内容已讨论了其fpga/VERILOG实现啊。祝愉快!  杜勇。

  评论这张
 
阅读(12)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017