注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

周问题回复:20170918~20171015  

2017-10-14 22:24:47|  分类: 周问题回复 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
weilifeng@hrbeu.edu.cn
杜老师 我今年通信研究生入学 在读您的数字调制解调技术MATLAB与FPGA的书,了解了一些基本的程序,想要深入学习FPGA,不知学些什么,您能给些建议吗?

回复:市场上有很多fpga的入门书籍,建议先从基本知识学习起。fpga其实是一种工具,用FPGA实现通信功能的前提是:熟悉fpga的基本设计方法,掌握通信的基本原理,再将2者结合起来。如果经济条件允许,建议购买学习开发板,通过析载验证,加速学习理解进程。祝学习愉快!
=======================================

lxe3272
尊敬的杜老师:
您好!
我最近在拜读您的Altera/Verilog版的调制解调实现,想要实现基于Gardner的内插位同步算法,想要实现简单的01序列的位同步,但是有几个问题不明白,想请教您,请您指导。
(1)我的整个想法构架如下,使用是两块开发板,一块发,一块收,发端就简单的产生01随机序列,然后通过DAC输出,收端通过ADC接收,之后进行位同步算法。看完您关于差值算法位同步技术的介绍之后,对您的程序作了如下的修改,因为要做01基带信号的位同步,先将程序中的整个q路删除,只留下i路信号,并且删除掉349页(8-29)的偏移值,请问一下这样子的话是不是相当于实现了BPSK信号的位同步?di[15:0]在程序中是-1~+1的信号输入,但是基带01序列是0和1,我的想法是在DAC处将0映射为-1(111111111111),1映射为1(011111111111)(DAC输出为12bit有符号信号),这样ADC接收到的信号就-1~+1了,请问这样可行吗?
(2)在您的《数字调制解调的MATLAB与FPGA实现-Altera/Verilog版》书中,348页关于内插滤波器的介绍中说“输入信号的采样速率只需要为符
号速率的4倍",我想问一下,在不修改代码的情况下,如果我的开发板的采样率为150M,是不是意味着我的码元速率只能是37.5M,假设我的码元速率15M,那么一个码元就会采样10次,这样一个码元就会有多次插值,产生错误?
     (3)我不是很理解这个FARROW结构的滤波器,它的输入如果是信号码元,输出应该是在最佳采样点处得到的信号值吗?
     (4)我手头上这块开发板的ADC和DAC是位宽是12bit有符号,请问一下老师可不可以把您的代码中的15bit小数位改为11bit小数位,删除后4位,以满足我的开发版的配置?
感谢您百忙之中抽出时间帮我答疑解惑,希望早日收到的您的回复!
祝您身体健康,工作顺利!
                                                                                      您的忠实读者
                                                                                      2017年9月22日
回复:(1)书中的gardner算法是针对qam设计的。如果用于bpsk,需要对算法进行简单改进。这个并不困难,请理解书中对qam信号与bpsk信号的差异分析即可知。最简单的验证方法,可以在发射端直接发送单频信号,模拟基带信号进行位同步。
(2)书中实例的算法,采样速率要求为符号速率的4倍,如果采样10次,就会出现错误了。
(3)你的理解是对的。
(4)这个就相信你在理解算法实现原理后,一定可以成功修改的。
(5)gardner算法比较难一理解,可能可花不少功夫才能掌握呵!
祝愉快!
=====================================

1907804863@qq.com
老师,您好,网上买了你的数字滤波verilog版本的书,发现第七章7.2.4的问题,我觉得应该是M-1阶的LMS自适应滤波器才会使用M次乘法完成滤波,您写的是M阶。还有一个问题就是这版本的书什么时候出第二版啊?

回复:感谢您指出的疑问。这个版本的书暂还没有出第二版的打算。xilinx/vhdl版的书刚刚出了新版,并有配套开发板上市,欢迎选购。祝愉快!
=================================

yongjielee2312@foxmail.com
杜老师关于这里,锁相环路的快捕带宽是怎么来的?还有就是p244页的数字环路滤波器的结构,有点问题。后面的VHDL代码,铅笔的位置是不是应该是加法。
回复:快捕带是工程上的一个要求,可根据这个指标设计环路的其他指标。环路的快捕带、稳态相差等指标都是相互关联的。您所讲的位置应该是加法,可能是编辑时弄错了。这套书刚出的新版及配套的开发板,欢迎选购。新版的这本书仍有这处笔误,感谢您指出的勘误!祝愉快!



  评论这张
 
阅读(13)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018