注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

构建数字通信技术理论与实践之间的桥梁

孤云出岫去留一无所系 朗镜悬空静躁两不相干 菜根谭.明.洪应明

 
 
 

日志

 
 

周问题回复:20180114  

2018-01-13 19:39:58|  分类: 周问题回复 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
714879773@qq.com
杜老师,您好!
      问题出处:《数字调制解调的matlab与FPGA实现》xixlinx版本书中8.6节载波同步和位同步
      问题描述:您使用DD算法进行载波同步的FPGA实现过程中,输入信号与nco相乘以后,经过低通滤波器,在低通滤波器的实现中,低通滤波器的工作时钟采用的系统时钟,即8M,最终的结果正确。但是在讲完Gardner位同步算法后,你在FPGA实现的时候(即8.6节),实现了DD载波同步和Gardner位定时,但是在这个过程中,您在进行DD载波同步时,将低通滤波器的工作时钟提高到了64M,即系统时钟的8倍,而之前单进行DD载波同步时却没有,这里是什么原因呢?我试过,若是不提高的话,不能正确解调。望杜老师能够解答。
     祝您一切顺利!

回复:
    DD载波同步时,将低通滤波器的工作时钟提高到了64M,即系统时钟的8倍, 这仅是为了节约fir核所需的资源而已。滤波器输输入输出的数据速率仍然与原系统时钟相同。fir核设计时,系统时钟比数据速率高的越多,可以节约更多的资源,这个还与FIR核的设置参数有关,具体原理可参见《数字滤波器的MATALB与FPGA实现》,你也可以通过设计FIR核的参数,实现后查看资源即可比较学习。
祝愉快!

  评论这张
 
阅读(2)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018